

实验四 状态机的设计及应用实验

1. 实验目的：

学习时序逻辑电路中 Mealy 和 Moore 状态机的设计方法及应用。


2. 实验内容：

设计一个序列检测状态机，实现 Mealy 型或 Moore 型，
检测序列 11001

状态表

现态	次态	
	输入 0	输入 1
S0/0	S0/0	S1/0
S1/0	S0/0	S2/0
S2/0	S3/0	S2/0
S3/0	S4/0	S1/0
S4/0	S0/0	S5/1
S5/0	S0/0	S2/0

状态转移图



verilog 程序

```
module moore(
    input clk, input clr, input din, output dout
);
    reg dout;
    reg [2:0] cs, ns;
    parameter
    s0=3'b000, s1=3'b001, s2=3'b010, s3=3'b011, s4=3'b100, s5=3'b101;
    always @(posedge clk or posedge clr)
    begin
        if(clr==1) cs<=s0;
```

```

        else cs<=ns;
    end
    always @(cs or din)
    begin
        case(cs)
            s0:if(din==1) ns<=s1; else ns<=s0;
            s1:if(din==1) ns<=s2; else ns<=s0;
            s2:if(din==0) ns<=s3; else ns<=s2;
            s3:if(din==0) ns<=s4; else ns<=s1;
            s4:if(din==1) ns<=s5; else ns<=s0;
            s5:if(din==0) ns<=s0; else ns<=s2;
            default: ns<=s0;
        endcase
    end
    always @(cs)
    begin
        if(cs==s5)
            dout<=1'b1;
        else
            dout<=1'b0;
        end
    end
endmodule

```

仿真程序

```

module moore_tb(
);
    reg clk,clr,din;
    wire dout;
    moore u0 (.clk(clk),.clr(clr),.din(din),.dout(dout));
    initial begin
        clk=0;#10;
        clr=1;#10;
        din=0;#10;
    end
    always begin
        clk=0;#10;
        clk=1;#10;
    end
    always begin
        clr=1;#20;
        clr=0;#10000;
    end
    always begin

```



```

        din=1;#20;
        din=1;#20;
        din=0;#20;
        din=0;#20;
        din=1;#20;

    end
endmodule

```


电路原理图 (RTL)



3. 简要操作步骤

- (1) 根据 Vivado 的设计流程，建立本次实验项目的工程文件；
- (2) 建立本次实验内容的 Verilog 功能模块，修改语法错误；
- (3) 建立仿真文件，进行电路的功能仿真；
- (4) 编译综合，直到没有错误，查看综合结果（原理图及资源利用报告）；

4. 实验结果（功能仿真波形）



5. 实验心得

在设计状态机之前，首先要确定系统需要经历的所有状态，以及触发状态转换的事件或条件。为每个状态转换编写逻辑，确保当事件发生时，系统能够正确地从一个状态转移到另一个状态。最后通过实验和测试来验证状态机的设计是否符合预期的行为。